安路科技 SF1 硬件设计指南

1 术语/缩略词

FPGA ：Field Programmable Gate Array 现场可编程门阵列

MIPI ：Mobile Industry Processor Interface 移动产业处理器接口

2 关于本手册

本手册为 SF1 系列 FPGA 器件的硬件设计提供通用指导，围绕 SF1 系列器件大容量存储资源、丰富的硬核控制器及内部集成 RISC-V 模块等特点，对 SF1 系列 FPGA 外围硬件电路设计进行建议。

SF1 系列 FPGA 器件的具体规格请参照安路科技的《DS800_SF1_Datasheet》。

3 SF1 器件电源设计

3.1 供电要求

SF1 系列器件有些电源域内部有 POR 电路，必须供电，有些电源域在不使用该功能时，可以选择供电或悬空。

表 3-1 SF1 器件供电要求

电源名称	额定电压(V)	最大电流（a）	电源说明	供电要求
VCC	1.2	0.5	芯片内核电源	必须供电
VCCPLL_DPHY0	1.2		DSI 内部 PLL 的数字电源	必须供电
VCCPLL_DPHY1	1.2		DSI 内部 PLL 的数字电源	必须供电
VCCA_DPHY0	1.2		DSI 硬核的电源	必须供电
VCCA_DPHY1	1.2		DSI 硬核的电源	必须供电
VCCPSRAM	1.8	0.5	内部 PSRAM 的电源	选择性供电
VCCAUX	1.8/2.5/3.3		芯片辅助电源	必须供电
VCCIO0	1.2/1.8/2.5/3.3		BANK0 电源	选择性供电
VCCIO1(csfBGA81)	1.8		内置 FLASH 芯片电源	必须供电
VCCIO1(caBGA121)	1.8/2.5/3.3		内置 FLASH 芯片电源	必须供电
VCCIO2	1.2/1.8/2.5/3.3		BANK2 电源	选择性供电
VCCIO3	1.8/2.5/3.3		BANK3 电源，多为配置引脚	必须供电

3.2 电源退耦电容

SF1 器件在电源设计时为保证电源完整性，需要在每个电源域放置下表指定数量和容量的退耦电容，放置电容的数量和容量不得少于此表给定值，此表已考虑器件最大功耗时的电源退耦电容参数。

表 3-2 SF1 器件电源退耦电容要求

电源名称	VCC/ VCCPSRAM		VCCAUX		VCCIO*		VCCPLL_DPHY*/ VCCA_DPHY*	
电容量 uF	0.1	4.7	0.1	4.7	0.1	4.7	0.1	4.7
csfBGA81	4	1	1	1	1	1	1	1
caBGA121	3	1	1	1	1	1	1	1

注：VCCIO*中“*”表示 BANK 号 1/2/3

VCCPLL_DPHY*/ VCCA_DPHY*中“*”表示 D-PHY 硬核编号 0/1。

表格中封装型号 csfBGA81/ caBGA121 对应的行表格数字表示需要放置的退耦电容数量。

4 时钟

SF1 器件设计时钟时需要注意时钟入口应选择全局时钟 P 管脚。例如时钟输入配置在 IO_T4P_3,GCLK3 管脚上是符合规则的。

5 IO

5.1 MIPI IO

SF1 系列 FPGA 内置了两路 MIPI D-PHY 硬核 DPHY0 和 DPHY1，两个硬核 D-PHY 均可以作为独立的接收或发送使用。MIPI D-PHY 支持 x1、x2、x3、x4 模式，无论使用哪种模式，DPHY*_CLK(*为或 1)时钟线和 DPHY*_D0 线的位置一定不能改变。MIPI D-PHY 为专用 IO，不能复用为普通 IO。DPHY*各信号交换规则如下表。

表 5-1 SF1 器件 D-PHY 信号交换规则

DPHY*	PN 对内交换规则	PN 对间交换规则
DPHY*_CLK_P	不可交换	不可交换
DPHY*_CLK_N		
DPHY*_D0_P	不可交换	不可交换
DPHY*_D0_N		
DPHY*_D1_P	不可交换	可交换
DPHY*_D1_N		
DPHY*_D2_P	不可交换	
DPHY*_D2_N		
DPHY*_D3_P	不可交换	
DPHY*_D3_N		

5.2 MCU DEBUG IO

SF1 系列 FPGA 内置了 CPU 硬核，使用时，需要引出 4 个普通 IO TCK,TMS,TDI,TDO 做 MCU 的 JATG 调试接口。MCU_JTAG IO 引出时应注意保证 4 个 IO 在同一电源域内。

5.3 FPGA CONFIG IO

SF1 系列 FPGA 的配置相关管脚在使用时，有些需要上拉到 VCCIO，有些需要下拉到 GND，当配置 IO 用作普通 IO 时，只能做输出，且需要保持上下拉状态，因此用户将配置 IO 用作普通 IO 时，需要评估上下拉状态对后级电路的影响。

SF1 系列 FPGA 的配置相关管脚上下拉要求如下表。

表 5-2 SF1 器件配置 IO 上下拉要求

配置 IO 名称	上下拉要求	说明
TCK	4.7K 下拉到 GND	当普通 IO 使用时只能做输出，且需要保留上下拉电阻。
TMS	4.7K 上拉到 VCCIO	
TDI	4.7K 上拉到 VCCIO	
TDO	悬空或 4.7K 上拉到 VCCIO	
INITN	4.7K 上拉到 VCCIO	
PROGRAMN	4.7K 上拉到 VCCIO	
DONE	4.7K 上拉到 VCCIO	
JTAGEN	4.7K 上拉到 VCCIO	

5.4 IO 状态

SF1 系列 FPGA IO 完整工作流程中上下拉状参考《DS800_SF1_Datasheet》中 2.9.11 章节。

6 PCB 设计指导

6.1 信号完整性

- 差分对阻抗必须为 100 欧姆。
- 单端阻抗必须为 50 欧姆。
- 差分对各信号线组内等长须控制在±5mil 内，组间等长须控制在±40mil 内。
- 差分对之间的间距应适当（3W 规则或大于 6 倍 PCB 介质层厚度），以减少差分对之间的串扰。
- 同组信号必须采用相同结构传输线，均为带状线，或均为微带线
- 确保信号到地之间的回路最短，添加地过孔时，保证信号回路最短。
- 走线不得经过不连续覆铜平面和焊盘。
- 信号返回路径必须为连续的 GND。

- 高速差分接口信号旁边增加 GND。换层后，可在差分对周围添加 GND 过孔。
- 对于较长的信号，应仔细选择铜皮的平整度，PCB 基板的均匀性，走线的几何形状（推荐弧形走线），保证信号的插入损耗最小。
- D -PHY 以及 LVDS 应当满足以下 S 参数要求。

表 6-1 MIPI D-PHY 接口相关 S 参数要求

速率	<1.5Gbps	1.5-4.5Gbps
Sdd21	>-1.625dB@750MHz >-2.75dB@1.5GHz	>-1.5dB@1.25GHz
Sdd11	<-15dB@750MHz	<-12dB@1.25GHz
Scc11	<-15dB@750MHz	<-12dB@1.26GHz

- 差分信号链路的耦合电容端接电阻摆放位置要求不允许走线存在 stub，焊盘应当串入走线，避免走线分叉。



图 6-1 焊盘应当串入走线中，避免走线分叉

6.2 电源完整性

电源退耦电容应尽量靠近电源管脚，尤其是小电容，大电容视实际情况尽量靠近芯片管脚，尽量减小电容的去耦半径，SF1 器件 0.1uF 小容量退耦电容要特别注意摆放位置，最佳放置位置如下图所示。



图 6-2 小容量去耦电容摆放要求

电容与内层平面的连接方式如下图所示，从 A 到 F 的布置方式，去耦效果依次递增。电容管脚与电源层之间的 via 数量越多，去耦效果越好，在电容管脚与过孔之间的走线存在电感，会弱化去耦效

果，走线越长，电感越大，会使信号回路等效阻抗变大。对于 VIPPO 工艺的 PCB 来说，优先尝试焊盘下打孔。下图是集中不同的去耦电容处理方式，



图 6-3 为提升去耦效果，电容与电源层连接关系

电容的每个管脚都需要放置过孔，严禁电容之间共用过孔，这样做会导致寄生电感增加。

图 6-4 共用过孔会导致去耦效果弱化

去耦电容优先选择 ESR 小的电容，以优化 PDN，使得 PDN 控制在更低水平。电容材质，优先选择 X7R，X5P VIPPO 工艺的 PCB，pad 直接打孔到底层，不需要 fanout 操作。电容焊盘放置在过孔上，避免走线连接。

7 参考布线

7.1 CsfBGA81 参考布线

- 板材：FPC 软板，背板加强。
- 芯片焊盘：0.2mm。
- 过孔数量：18
- 过孔参数：盘中孔，内径 0.1mm，外径 0.2mm。
- 走线： 0.07mm，最小间距 0.05mm。
- Fanout 效果如图 5-1、图 5-2 所示。



图 7-1 csfBGA81 扇出 Top 层视图



图 7-2 csfBGA81 扇出 Bottom 层电源视图

7.2 CaBGA121 参考布线

- 板材：FR4 1.6mm，4 层板。Top1，Gnd2，Power3，Bottom4 叠层。
- 芯片焊盘大小：0.3mm/12mil。
- 芯片焊盘间距：0.8mm/31.5mil
- 过孔参数：内径 0.2mm/8mil，外径 0.4mm/16mil。
- 走线： 50Ω单端走线 5.78mil，100R 差分走线 3.49mil/4mil。
- Fanout 效果如图 5-1、图 5-2 所示。



图 7- 3 caBGA121 扇出 Top 层视图



图 7- 4 caBGA121 扇出 Bottom 层视图

8 封装信息

SF1 系列 FPGA 器件的具体封装信息请参考安路科技《DS800_SF1_Datasheet》

9 参考电路

《SF1S45VG81_RESCH.pdf》

《sf1s60cg121i_demo_board_v21.pdf》

版本信息

日期	版本	说明
2019/04/10	1.0	初版建立
2022/07/22	1.1	增加 SF1S60CG121I 器件

版权所有©2022 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其它方式授予任何知识产权许可。除安路科技在其产品的销售条款和条件中声明的责任之外，安路科技概不承担任何法律或非法律责任。安路科技对安路科技产品的销售和/或使用不作任何明示或暗示的担保，包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等，均不作担保。安路科技对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任，安路科技保留修改文档中任何内容的权利，恕不另行通知。安路科技不承诺对这些文档进行适时的更新。